DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2003 EPO. All rts. reserv.

6111042

Basic Patent (No,Kind,Date): JP 62143095 A2 870626 <No. of Patents: 001> DRIVER BUILT-IN ACTIVE MATRIX PANEL (English)

Patent Assignee: SEIKO EPSON CORP

Author (Inventor): SATO TAKASHI; MISAWA TOSHIYUKI; MATSUEDA YOJIRO

IPC: *G09G-003/20; G02F-001/133 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 62143095 A2 870626 JP 85283776 A 851217 (BASIC)

Priority Data (No,Kind,Date): JP 85283776 A 851217

Concise of Statement - Japanese Laid-Open 62-143095

Publication Date: June 26, 1987

1. Title of the Invention:

ACTIVE MATRIX PANEL WITH A DRIVER

2. Claim

- 1. In an active matrix panel with a driver, a source line driver comprises: an analog switch including a thin film transistor; a line memory including a condenser; an analog buffer formed of a source follower including a thin film transistor; and means for activating the source follower at set periods and deactivating it at non-set periods.
- 2. As a means for activating the source follower at set periods and deactivating it at non-set periods, the active matrix panel with the driver according to claim 1 comprises the thin film transistor for the switch that switches two-type voltage applied to a gate of a load current source of the thin film transistor for the source follower.
- 3. As a means for activating the source follower at set periods and deactivating it at non-set periods, the active matrix panel with the driver according to claim 1 comprises a pull-up resistor and the thin film transistor for the switch that switch two-type voltage applied to a gate of a load current source of the thin film transistor for the source follower.
- 4. As a means for activating the source follower at set periods and deactivating it at non-set periods, the active matrix panel with the driver according to claim 1 comprises the switch including the thin film transistor in series with the thin film transistor for the source follower and a load current source.

® 公開特許公報(A) 昭62-143095

@Int_Cl_4

識別記号

庁内整理番号

@公開 昭和62年(1987)6月26日

G 09 G 3/20 G 02 F 1/133

3 3 2

D-7436-5C 7348-2H

審査請求 未請求 発明の数 1 (全8頁)

❷発明の名称

ドライバー内蔵アクテイプマトリクスパネル

到特 顧 昭60-283776

20出 額 昭60(1985)12月17日

砂発明者 佐藤

尚 利 之

務

諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

[©]発明者 三澤 利之 [©]発明者 松枝 洋二郎

諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

⑪出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

30代 理 人

弁理士 最 上

外1名

明 細 書

1 発明の名称

ドライベー内蔵アクティブマトリクスペネル

2. 特許請求の範囲

(1)ドライバー内蔵 アクティブマトリクスバネルにおいて、ソース線ドライバーは、海膜トランジスタによるアナログスイッチ及びコンデンサより成るラインメモリと、 悪膜トランジスタによるソースホロワで形成されたアナログバッファを具備しており、 前記ソースホロワを所定の期間指性とし、それ以外の期間非活性とする手段を具備して成ることを特徴とするドライバー内蔵アクティブマトリクスパネル。

(21前記ソースまロりを所定の期間括性とし、モ れ以外の期間非活性とする手段として、ソースまロッ用物膜トランジスタの負荷電流源のゲートに、 印加される2種類の電圧を切り変えるスイッチ用 の荷膜トランジスタを具備した特許請求の範囲第 1 電記数のドライバー内蔵アクティブマトリクス

(3) 的記 ソースホロワを所定の期間括性とし、それ以外の期間非括性とする手段として、ソースホロワ用薄膜トランジスタの負荷電液源のゲートに印加される2種類の電圧を切り変えるブルアップ抵抗と、スイッチ用の薄膜トランジスタを具備した特許請求の範囲第1項記載のドライベー内設了クティブマトリクスパネル。

(4)前記ソースホロワを所定の期間活性とし、それ以外の期間非活性とする手段として、ソースホロワ用薄膜トランジスタと食荷電流源とに直列に静砂トランジスタからなるスイッチを具備した特許報求の範囲第1項記載のドライベー内蔵アクティフェトリクスパネル。

3 発明の詳細な説明

〔産業上の利用分野〕

本 発明 は 、ソース 擬 ドライバーに 静 膜 トランジスタによる アナログスイッチ 及びコン デンサ より

成るラインメモリと、薄膜トランジスタによるソースホロワで形成されたアナログパッファーを具備したドライベー内蔵アクティブマトリクスパネルに関するもので、健かけテレビ、携帝型表示疑
做などに利用される。

(発明の概要)

本発明は、ソース線ドライバーに知談トランジスタによるアナログスイッチ及びコンデンサより 成るラインメモリと、薄膜トランジスタによるソ ースホロワで形成されたアナログバッファを具備 したドライバー内蔵アクティブマトリクスパネル において、前記ソースポロワを所定の期間活性と し、それ以外の期間非活性とする手段を具備する ことにより、消費電力を低減させたものである。 〔従来の技術〕

藤原トランジスタ(以下、TPTと略記する。)を用いて絶縁基板上に構成されたアクティブマトリクスパネルにドライバーを内蔵したものとしては、弟9凶に示す、点順次慰動方式によるものが知られていた。(文献:S Morosusiet es

生じる。

このような問題点を解決するため、画面の一行 毎の回復信号を各ソース線に具御されたラインメ モリに習え、点順次起動方式のそれよりも十分長 い時間をかけて、一行毎の関係信号を一度に書き 込むため、画面の関係数が増加しても、各関集に 十分関係信号が書き込むことのできる線閣次駆動 方式を採用しなくてはならない。

また、前記線を各種では、では、では、では、などのである。 では、ないのでは、では、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのではないでは、ないのではないでは、ないのではないでは、ないではないでは、ないではないでは、ないではないでは、ないではないでは、ないではないでは、ないではないではないではないではないでは、

そこで、本発明は従来のこのような問題点を解

SID'84 DIGEST, P 3 1 6 , 1 9 8 4) 第 1 0 凶において、 回案 T F T 3 0 1 、 函案 容量 3 0 2 であり、 走査級数 2 1 0 本、ソース級 数 1 8 0 本である。

[発明が解決しようとする問題点及び目的]

決するもので、目的とするところは、消費能力の 少い蘇脱次収動方式によるドライベー内蔵アクティブマトリクスパネルを提供することである。 〔問題点を解決するための手段〕

上記問題点を解決するために、本発明のドライバー内談アクティブマトリクスパネルは、ソース 報ドライバーに移聴トランジスタによるアナログ スイッチ及びコンデンサより成るラインメモリと、 薄膜トランジスタによるソースホロワで形成され たアナログバッファを具備しており、前記ソース ホロワを所定の期間括性とし、それ以外の期間非 活性とする手段を具備して成ることを特徴とする。 〔作 用〕

上記のように構成されたドライバー内蔵アクティブマトリクスパネルのソースホロワに電流が流れるのは、前記ソースホロワが活性を選択された 期間だけであり、非活性を選択された期間は電流が流れない。このように電流を流す時間を減らすことにより、全体の消費進力を減らすことができ

80

〔寒旆例〕

以下に本発明の実施例を、図面にもとづいて説明する。第1の実施例を第1図に示す。

第1凶において、ドライバー内蔵アクティブマ トリクスパネルは画案アレイ41、ソース線ドラ イバーであるXドライパー,Yドライバーより成 る。国素アレイは走査線42~45、ソース線4 6~49、スイッチング用TFT35及び 阿菜キ ャパシタろ6によって構成され、スドライバーは、 単極性MOSTPT又は相補型MOSTPTによ って成るシフトレジスタ21、サンブルホルダー 23,24,25,26、ダイナミック型ライン x + y 2 7 , 2 8 , 2 9 , 3 0 , 7 + ログスイッ チョ1、32、53、34及び所定の期間活性と し、それ以外の期間非活性とする手段を具備した **アナログバッファ50,51,52,53によっ** て模成され、Yドライバーは、単極性MOSTP T又は相補型MOSTPTによって構成されてい る。ダイナミック型ラインメモリは、ゲート酸化 膜又は脂間絶縁膜を利用して形成されたキャパシ

7 5 , 7 7 , 7 8 は 薄 膜 抵 抗 又 は M O S 抵 抗 で あ

次に、第1図、第2図、第3図を用いて、実施 例の動作を説明する。第1図の端子▼Sには、第 3 図に示すビデオ信号 8 O が、端子×SPにはス メートパルス83が印加される。このとき、エシ フトレジスタ21の各出力端子37~40にはサ ンプリングパルス84,85が出力され、サンブ ルホルダー23~26を介して、ラインメモリ2 7~5 Bに飯衆データを書き込む。このようにし て、一行分のラインメモリに函表データを書き込 んでいる間は、第2図(a),(b),(c),(d)に示すアナ ログバッファに電流は流れない。それは、第2図 (a)においては、P型TPTS6が導通、n型TF ′ T 5 7 は非導通の状態にあるので定電流源 P 型 T F T 5 5 が非活性であるため、第 2 図 (a)において は、ロ型TPT62が非導流であるので定電流源 P型TPT61が非活性であるため、第2図(c)に おいては、P型TPT68が遊通、n型TPT6 9が非導通であるので P型 T P T 6 7 が非導通と

タであり、サンブルホルダー23~26及びアナ ログスイッチろ1~34は、単極性MOSTPT 又は相補型MOSTPTによって構成された伝送 **ゲートである。アナログバッファ50,51,5** 2,53は、TPTによって解成された電圧利得 が約1の電流増幅器であり、電流制御回路66。 67,68,69はIFIによって樹成されてお り、それらの具体例を第2図(a),(b),(c),(d)に示 す。第2以(a)、(b)においてV DD . V 88 、V IN 。 V ext 、 V 。 はそれぞれ、正電源、食電源、入力 婚子、出力婚子、定電流源用TPIのゲート電圧 を示す。第2図(a)において、54,55,56は P型TFT、57はN型TFT、58,59は移 股抵抗又は M O S 抵抗である。 第2凶(b)において、 60,61はP型TFT、62はn型TFT、6 3,64,65は薄膜抵抗又はM.OS抵抗である。 第2凶(c)において、フタ, 66, 67, 68はP 型TPT、69はn型TPT、10,11は薄膜 抵抗又は NO S抵抗である。第2図似において 7 2 . 7 5 . 7 4 d P 型 T F T . 7 6 d n 型 T F T .

なり、定電流版P型TPT66が非活件となるた め、第2図はたおいては、1型TPT76が非導 通であるので、P型TPT74が非導通となり、 定電流源P型TPTフェが非活性となるからであ る。一水平時間(以下、1 Hと略記する。)のす べての囲気データがラインメモリ21~30に き込まれた後、ラッチパルス86が端子LPに印 加され、 画素データは一斉に アナログバッファ 5 0~53に入力として出力される。このとき、デ ータ銀にアナログバッファから出力が行なわれる が、それは次の動作による。第2図(a)にないて、 ラッチパルスがLP1 、LP2を通じて印加され るので、P型トランジスタ57は非導通、 n型ト ランジスタ56は導通となるので電流源ア型エア T 5 5 は 括性となり 出力 V out が 行われる。 第 2 図(6)においては、ラッチバルスがLP3を逝じて n型TPI62に印加されるので電流版P型TF T 6 1 は活性となり、電流が流れ出力 V oxt が行 われる。第2図(c)においては、ラッチパルスが L P 4 , L P 5 を通じて印加されるので、n型TP T68は非導道、P型TFT69は準週となるの でP型エアエ67が導通となり、電流源P型エア To6が活性となり、アナログペッファに電流が 流れ、出力 V est が行われる。第2図はにおいて は、ラッチベルスがLP6を造して、P型TPT 7 6に印加されるので、P型エアエ7 6は準備と なるのでP型エヌエフ4が準道となり、電流数? 型tet13が活性となりアナログバッファに電 流が流れ、出力 Vout が行われる。以上の動作で、 データ椋46~49に面像データが一斉に書を込 まれる。一方、走査機 4 2 ~ 4 5 には 8 1 。8 2 の様な走査線選択信号が出力され、選択された走 査銀に付加する一行の図案に一斉に国像データが 者を込まれる。以上のようにアナログバッファ 50~53を一定期間非活性状態にすることによ り、消費電力を減少させることができる。

第4図に本発明の第二の実施例を示す。 国実施例において、エドライバー及び国業アレイは第1 図の実施例と全く同じに構成される。 従って、それらには第1図と同一の記号を付ける。 本実施例

いて、國家アレイ41、 エドライバー 2 2 は第1 図に示す実施例と全く 同様に構成される。従って、 それらには第1 図と同一の記号を付す。

本実施例が、第1図と異なるところは、質像データを書える、ゲート酸化膜又は層間絶縁膜を用いたキャパシタによって形成されるアナログメモリ2 4 7 ~ 2 5 4 でいることと、各アナログメモリ2 4 7 ~ 2 5 4 の入力と出力側の両側にアナログメモリ2 5 1 ~ 2 4 6 が設けられていることである。

アナログバッファ 5 5 ~ 5 8 の構成は、第 2 図(e) ∼(d)と同じである。

第 6 図、第 2 図 (a) ~ (d)、第 7 図を用いて第 6 図に示す実施例の動作を説明する。第 1 図の幾于 V Sには、第 7 図にビデオ信号 2 0 1 が、幾于 X 8 Pにはスタートベルス 2 0 5 が印加される。このどき、 X シットレ ジスタ 2 1 の各出力端子 3 7 ~ 4 0 にはサンブリングベルス 2 0 6 , 2 0 7 が出力され、サンブルホルダー 2 3 ~ 2 6 を介してビデオ信号が出力される。このとき、アナログメモ

が第1凶に示した実施例と異なるところは、♥□□
> ▼ □□ を満足する ▼ □ の電源 ライン I ▼ ♥
5 5 が X ドライベーに加えられているところである。この ▼ □ は電波源用 P 型 I ℙ I のゲートに印加されるが、第2回 (a) ~ (d) に示す実施例においては、 ▼ □□ を抵抗分割して電流源 P 型 I ℙ I のゲートに 電圧を印加していたが、第4回に示す実施例では、外部電源から ▼ □ ● を取っているのである・
具体的な実施例を第5回 (a) ~ (d) の構成は第4回 (a) ~ (d) から ▼ □ □ 分割用抵抗を取ったものと全く等値である・

第4 図に示す実施例の動作は第1 図に示す実施 例と全く同様であり、 x V O 婦子には常に V。 が 印加されてかり、 その他の帽子に印加されるベル ス、ビデオ信号は第3 図と全く同様である。以上 のようにアナログバッファを一定期間非活性とす ることにより、電流量を減らし、消費電力を低減 することができる。

新 6 図に、各ソース線に 2 ラインのアナログメ モリを 備えた第 3 の実施例を示す。 同実施例に♪

り247~254のうちの、偶数番号のアナログ メモリが選択されて國銀データが書き込まれてい る場合は、奇数番号のアナログメモリは非選択と なり、菌像データは書き込まれないが、前回の一 水平走査期間内に書き込まれた画像データをアナ ログバッファ55~58を遊じて、ソース蘇46 ~49に出力している。この状態はアナログスイ y + 2 3 2 , 2 3 4 , 2 3 6 , 2 3 8 , 2 3 9 , 241,243,245 HX LP 1 2 0 8 2 5 0 パルスにより導道状態となり、アナログメモリ2 51,253,235,237,240,242 , 2 4 4 , 2 4 6 は X L P 2 2 0 9 からのパル スにより非導通状態になることにより実現される。 一水平走査期間の偶数番号のアナログメモリへの 衝像データの書き込みと、奇数番号のアナログメ モリのソース旗への告き込みが終わると、アナロ **グスィッチ231~246はある一定期間すべて** 非維選状態となる。

この期間は、アナログバッファは非話性状態となっている。そして、前記一定期間が終了すると、

特開昭62-143095 (6)

XIP1 208. XIP2 209 NN XCL り、先の水平走査期間内で、導査・非導適の状態 を取っていたアナログスイッチ231~246の 状態が逆転し、個数番号のアナログメモリに書え られた画像データがアナログバッファ55~58 を通してソース線に出力され、奇数番号のアナロ グメモリには、國像データが取り込まれる。上紀 のようにして、2つのアナログメモリを用いて、 國像データの取り込みとソース額への客を込みを 交互に行うのである。アナログバッファ55~5 8の動作状態は次のとうりである。Tナログパッ ファ 5 5 ~ 5 8 の構成は第 2 図(d) ~ (d)に 示すとう りであり、図中のLP1~LP6には第7図のエ LP3 210が印加される。第1図の実施例と 同じ理由によりアナログバッファ55~58は活 性・非活性状態を繰り返すが、非活性状態をとる のは先に記した、アナログスイッチ231~24 6がすべて非導通となる期間である。以上の動作 で、データ領46~49に图像データが一斉に書 き込まれる。一方、走査額42~45には、202

し、アナログバッファに電流を施し続けるのでは なく、一定期間アナログバッファを不括性とし、 全体的な電流気を低減させることにより、消費電 力を削減することができる。

第9図に、ドライベー部を相補型MOSIFI、 画案フレイ部をBMOSIFIで形成した場合の ドライベー内蔵アクティブマトリクスパネルの断 面構造の一例を示す。同図において、510は絶 緑基板、311は第一のシリコン薄膜脂、312 はゲート絶縁膜層、315は透明導電機層である。 〔発明の効果〕

~204のような走査線信号が出力され、遊択された走査線に付加する一行の画業に一斉に順像データが を込まれる。以上のようにアナログペッファ55~58を一定期活非活性とすることで、消費電力を減少させることができる。

第8図に本発明の第4の実施例を示す。同実施例において、エドライバー22、翻案Tレイ41 は第6図に示す実施例と全く同様に構成される。 従ってそれらには第1図と同一の記号を付す。本 実施例が、第6図と異なるところは、VDB>V。 > V = R を満足する V。 の電源ラインス V が X ド ライバーに加えられているところである。 T + ロ グベッファ 55~58の具体的な 雑成は第5図(a) ~(d)と全く同様であるが、 図中 L P 7~ L P 1 2 には 12 図の X L P 5 2 1 0 が印加される。

第8 図に示す実施例の動作は第6 図に示す実施例と全く同様であり、 X マダ路子には常に V。 が印加されており、その他の雑子に印加されるペルス、ビデオ信号は第7 図と全く同様である。

以上のように、アナログバッファを常時活性と

TPTの本米持っている欠点を被うことができる。

4. 図面の簡単な説明

第1回は、本発明の第1の実施例の構造図。

第2図も)~(d)は、本発明の第1、第5の実施例の構造を示した回路図。

第 5 図は、本発明の第 1 及び第 2 の実施例の動作を説明するためのタイミング図。

第4回は、本発明の第2の実施例の構造図。

第 5 図(の)~(d) は、本発明の第 3 及び第 4 の実施 例の構造を示した図路図。

第6回は、本発明の第3の実施例の構造図。


第7 図は、本発明の第3 及び第4 の実施内の動作を説明するためのタイミングチャート図。

第8図は、本発明の第4の実施例の構造図。 第9図は、本発明の構造を示す所面図。 第10図は、従来の平面図。

以上

出版人 セイコーエブソン株式会社 代理人 弁理士 母 上 務 他(名


特開昭62-143095 (6)



()


ドライバー内蔵 アクチェナ てトリクスパネルス 様逢回

第 1 図




アナロアバッファの 回路図

第 2 図



ドライバー内蔵プクティブマトリフスパネルの タイミング 図


第3図




ドウイバー内蔵アクティブマトリクスパネルへ神建図


第 4 図


特開昭62-143095 (7)






ドライバ内蔵アクラ・アマトリクスパネル 4 構造園 第 6 図






第 8 図

特開昭62-143095 (8)





発来のドライバー内蔵マクティブマトリクスパネルの早面図 第10図